港大夥惠普實驗室研憶阻器晶片 突破聯想記憶容量瓶頸 器件用量最多可減95%

香港文匯報訊（記者 莫楠）香港大學工程學院電機與計算機工程系及先進半導體與集成電路中心（CASIC）研究團隊，聯同惠普實驗室合作研發一款憶阻器晶片，成功突破長期制約「聯想記憶」容量的瓶頸。實驗結果顯示，新晶片在大量硬件元件失效下仍可穩定運作，在同時處理二進位與連續值資料時，所需器件數量最多可減少95%，為「以記憶為中心」的人工智能（AI）提供更穩健、低功耗的神經形態硬件路徑。相關技術對需遠離數據中心、在嚴格功耗限制下可靠運行的智慧邊緣設備，例如感測器與穿戴式裝置等，應用潛力巨大。

「聯想記憶」是人腦常見而高效的能力：聽到幾個音符，整首旋律便浮現；匆匆一瞥，亦能辨認熟人身份。這與電腦中的隨機存取記憶體（RAM）截然不同。RAM必須精確指出資料儲存位置才能讀取；聯想記憶則以「內容」作為檢索線索，支撐模式補全、容錯糾錯與辨識等關鍵功能。

過往此類系統的容量往往受網絡規模所限：儲存的模式愈多，彼此混淆的風險便愈高；若要提升容量，通常只能擴大網絡、增加硬件成本。由CASIC副主任李燦及博士研究生賀誠平領銜的研究，首次在真實憶阻器硬件上證明，一套「硬件自適應學習」策略可突破上述上限：訓練過程中實時量測並補償每塊晶片的實際器件缺陷，配合多層網絡架構設計，讓聯想記憶容量得以在實體晶片上進一步擴展。

團隊實驗結果顯示，該系統在同時處理二進位與連續值資料時，所需器件數量最多可減少95%；晶片儲存容量約為既有最先進設計的兩倍，且容量增長速度快於網絡規模增長，呈現傳統單層架構難以達到的「超線性」擴展。由於晶片利用憶阻器交叉陣列天生的並行特性，可一次性更新整個網絡，與傳統方法相比，回憶時間最多縮短99.7%，能源效率最多提升8.8倍。上述成果除在模擬中驗證外，亦已在一塊以64×64憶阻器陣列構建的全整合晶片上獲得實測印證。

李燦指出，真實硬件從不完美，研究並非一味對抗缺陷，而是透過演算法讓系統「學會接納」並加以補償；藉由演算法與硬件協同設計，晶片得以儲存更多記憶，並在器件失效時仍保持可靠運行，正切合把類腦運算推向現實應用的核心需求。